

EP0575051 Biblio Desc Claims

sc Claims Page 19 Drawing





Stacked multi-chip modules and method of manufacturing.

Patent Number:

EP0575051, B1

Publication date:

1993-12-22

Inventor(s):

LIN PENG-CHENG (US); NGUYEN LUU T (US); TAKIAR HEM P

(US)

Applicant(s):

NAT SEMICONDUCTOR CORP (US)

Requested Patent:

JP6037250

Application Number:

EP19930303792 19930517

Priority Number(s):

US19920887774 19920522 H01L25/065; H01L23/495

IPC Classification: EC Classification:

H01L23/495L, H01L23/495C8

Equivalents:

DE69325749D, DE69325749T, T US5422435

### **Abstract**

A circuit assembly (20) which includes a semiconductor die (22) having substantially parallel opposing first (30) and second surfaces (28) and at least one electrical contact (32) mounted on the first surface (30). A first element (24) having substantially parallel opposing first (36) and second surfaces (34) and at least one electrical contact (38) mounted on one of its surfaces is mounted on and at least partially supported at its second surface (34) by the first surface (30) of the semiconductor die (22). The first element (24) is positioned such that the semiconductor die electrical contact (32) is exposed. A fine wire conductor (52) having first and second ends is connected at its first end to either the semiconductor die electrical contact (32) or the first element (24) electrical contact (38). The first element (24) can be an interconnect media or a semiconductor die, which is partially supported be the semiconductor die (22). The first element (24) can have holes (222,224) to expose at least

one of the electrical contacts (236) of the semiconductor die (212).

Data supplied from the esp@cenet database - I2

111-1/10 concents com/espacenet/viewer?PN=.IP6037250&CY=ep&L... 2002-07-25

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平6-37250

(43)公開日 平成6年(1994)2月10日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 25/065 25/07 25/18

H01L 25/08

В

審査請求 未請求 請求項の数50(全 16 頁)

(21)出願番号

特願平5-121016

(22)出願日

平成5年(1993)5月24日

(31)優先権主張番号 878774

(32)優先日

1992年5月22日

(33)優先権主張国

米国(US)

(71)出願人 591013469

ナショナル セミコンダクタ コーポレイ

NATIONAL SEMICONDUC

TOR CORPORATION

アメリカ合衆国,カリフォルニア 95052,

サンタ クララ, セミコンダクタ ドライ

ブ 2900

(72)発明者 ヘム・ビー・タキアー

アメリカ合衆国カリフォルニア州94539フ

レモント, カンザス・ウェイ・455

(74)代理人 弁理士 古谷 馨 (外2名)


最終頁に続く

#### (54) 【発明の名称 】 積層マルチチップモジュール及び製造方法

#### (57) 【要約】

[構成] 実質的に平行に向かい合った第一及び第二の 表面 (30, 28) と、第一の表面 (30) 上に設けら れた少なくとも一つの電気接点(32)を有する半導体 チップ(22)を含むマルチチップモジュール(20) である。実施的に平行に向かい合った第一及び第二の表 面(36,34)と、これらの表面の一方に設けられた 少なくとも一つの電気接点(38)を有する第一の素子 (24) がその他方の表面において、半導体チップの第 一の表面により少なくとも部分的に支持されて設けられ る。第一の素子は、半導体チップの電気接点が露出され るように配置される。第一及び第二の端部を有する細い 導線が、その第一の端部が半導体チップの電気接点又は 第一の素子の電気接点の何れかに対して接続される。こ のマルチチップモジュールの製造方法もまた開示され る。

【効果】 積層形態により得られ、積層体中の素子が同 一でなくともよく、且つワイヤボンディングを用いて容 易に結線することのできるマルチチップモジュールが提 供される。



【特許請求の範囲】

【請求項1】 実質的に平行に向かい合った第一及び第二の表面と、前記第一の表面に配置された少なくとも一つの電気接点を有する半導体チップと、

実質的に平行に向かい合った第一及び第二の表面と、これらの表面の一方に配置された少なくとも一つの電気接点を有し、その他方の表面において前記半導体チップの第一の表面により少なくとも部分的に支持されて設けられ、前記半導体チップの電気接点が露出されるよう配置された第一の素子と、

第一及び第二の端部を有し、該第一の端部が前記半導体 チップの電気接点に接続されている細い導線からなる、 回路アセンブリ。

【請求項2】 前記第一の素子の前記電気接点が前記第一の素子の前記一方の表面に配置され、前記細い導線の第二の端部が前記第一の素子の電気接点に接続されている、請求項1の回路アセンブリ。

【請求項3】 主取付表面及び複数の電気リードを有するキャリヤ部材をさらに含み、前記半導体チップがその第二の表面において前記主取付表面により少なくとも部 20分的に支持されて設けられている、請求項1の回路アセンブリ。

【請求項4】 前記細い導線の前記第二の端部が前記複数の電気リードの一つに接続されている、請求項3の回路アセンブリ。

【請求項5】 前記第一の素子は前記第一の表面から前記第二の表面へと貫通して延びる孔を有して前記半導体チップの電気接点を露出し、前記細い導線が前記孔を通って延びる、請求項1の回路アセンブリ。

【請求項6】 前記半導体チップと前記第一の素子の間 30 に配置された接着材料をさらに含む、請求項1の回路アセンブリ。

【請求項7】 前記主取付表面と前記半導体チップの間 に配置された接着材料をさらに含む、請求項3の回路アセンブリ。

【請求項8】 前記第一の素子が半導体チップからなる、請求項1の回路アセンブリ。

【請求項9】 前記第一の素子が基板相互接続媒体からなる、請求項1の回路アセンブリ。

【請求項10】 前記キャリヤ部材がリードフレームか 40 らなり、前記主取付表面がダイ装着パッドからなる、請求項3の回路アセンブリ。

【請求項11】 実質的に平行に向かい合った第一及び第二の表面と、これらの表面の一方に配置された少なくとも一つの電気接点を有し、その他方の表面において前記第一の素子の第一の表面により少なくとも部分的に支持されて設けられた第二の素子をさらに含む、請求項1の回路アセンブリ。

【請求項12】 実質的に平行に向かい合った第一及び 第二の表面を有し、前記主取付表面に設けられ、前記主 50

取付表面と前記半導体チップの間に配置された第三の素子をさらに含む、請求項3の回路アセンブリ。

【請求項13】 実質的に平行に向かい合った第一及び 第二の表面と、前記第一の表面に配置された少なくとも 一つの電気接点を有する半導体チップと、

実質的に平行に向かい合った第一及び第二の表面と、その第一の表面に配置された少なくとも一つの電気接点を 有し、その第二の表面において前記半導体チップの第一 の表面により少なくとも部分的に支持されて設けられ、

10 前記半導体チップの電気接点が露出されるよう配置された第一の素子と、

第一及び第二の端部を有し、該第一の端部が前記第一の 素子の電気接点に接続されている細い導線からなる、回 路アセンブリ。

【請求項14】 前記細い導線の前記第二の端部が前記 半導体チップの電気接点に接続されている、請求項13 の回路アセンブリ。

【請求項15】 主取付表面と複数の電気リードを有するキャリヤ部材をさらに含み、前記半導体チップがその第二の表面において前記主取付表面により少なくとも部分的に支持されて設けられている、請求項13の回路アセンブリ。

【請求項16】 前記細い導線の前記第二の端部が前記 複数の電気リードの一つに接続されている、請求項15 の回路アセンブリ。

【請求項17】 前記第一の素子は前記第一の表面から前記第二の表面へと貫通して延びる孔を有して前記半導体チップの電気接点を露出する、請求項13の回路アセンブリ。

【請求項18】 前記半導体チップと前記第一の素子の間に配置された接着材料をさらに含む、請求項13の回路アセンブリ。

【請求項19】 前記主取付表面と前記半導体チップの間に配置された接着材料をさらに含む、請求項15の回路アセンブリ。

[請求項20] 前記第一の素子が半導体チップからなる、請求項13の回路アセンブリ。

【請求項21】 前記第一の素子が基板相互接続媒体からなる、請求項13の回路アセンブリ。

【請求項22】 前記キャリヤ部材がリードフレームからなり、前記主取付表面がダイ装着パッドからなる、請求項15の回路アセンブリ。

【請求項23】 実質的に平行に向かい合った第一及び 第二の表面と、その第一の表面に配置された少なくとも 一つの電気接点を有し、その他方の表面において前記第 一の素子の第一の表面により少なくとも部分的に支持さ れて設けられ、前記第一の素子の電気接点が露出される よう配置された第二の素子をさらに含む、請求項13の 回路アセンブリ。

【請求項24】 実質的に平行に向かい合った第一及び

1

30

第二の表面を有し、前記主取付表面に設けられ、前記主取付表面と前記半導体チップの間に配置された第三の素子をさらに含む、請求項15の回路アセンブリ。

【請求項25】 主取付表面及び複数の電気リードを有するキャリヤ部材と、

実質的に平行に向かい合った第一及び第二の表面と、前記第一の表面に配置された少なくとも一つの電気接点を有し、前記キャリヤ部材に対して設けられその第二の表面において前記主取付表面により少なくとも部分的に支持されている半導体チップと、

実質的に平行に向かい合った第一及び第二の表面と、これらの表面の一方に配置された少なくとも一つの電気接点を有し、その他方の表面において前記半導体チップの第一の表面により少なくとも部分的に支持されて設けられ、前記半導体チップの電気接点が露出されるよう配置された第一の素子からなる、回路アセンブリ。

【請求項26】 第一及び第二の端部を有し、該第一の端部が前記半導体チップの電気接点に接続されている細い導線をさらに含む、請求項25の回路アセンブリ。

【請求項27】 前記細い導線の前記第二の端部が前記 20 複数の電気リードの一つに接続されている、請求項26 の回路アセンブリ。

【請求項28】 前記第一の素子の前記電気接点が前記第一の素子の前記第一の表面に配置され、前記細い導線の前記第二の端部が前記第一の素子の電気接点に接続されている、請求項26の回路アセンブリ。

【請求項29】 前記第一の素子は前記第一の表面から前記第二の表面へと貫通して延びる孔を有して前記半導体チップの電気接点を露出する、請求項25の回路アセンブリ。

【請求項30】 前記第一の素子の電気接点が前記第一の素子の前記第一の表面に配置され、回路アセンブリがさらに、

実質的に平行に向かい合った第一及び第二の表面と、その第一の表面に配置された少なくとも一つの電気接点を有し、その他方の表面において前記第一の素子の第一の表面により少なくとも部分的に支持されて設けられ、前記第一の素子の電気接点が露出されるよう配置された第二の素子を含む、請求項25の回路アセンブリ。

【請求項31】 実質的に平行に向かい合った第一及び 40 第二の表面を有し、前記キャリヤ部材に設けられ、前記 主取付表面と前記半導体チップの間に配置された第三の素子をさらに含む、請求項25の回路アセンブリ。

【請求項32】 回路アセンブリの製造方法であって、

(a) 実質的に平行に向かい合った第一及び第二の表面と前記第一の表面に配置された電気接点とを有する半導体チップを、主取付表面及び複数の電気リードを有するキャリヤ部材上に施与し、前記半導体チップをその第二の表面において前記主取付表面により少なくとも部分的に支持させ、

(b) 契質的に平行に向かい合った第一及び第二の表而と前記第一の表面に配置された電気接点とを有する第一の素子を、前記半導体チップの第一の表面上に施与し、前記第一の素子をその第二の表面において前記半導体チップにより少なくとも部分的に支持させ、前記第一の素子を前記半導体チップの電気接点が露出されるように配置させることからなる方法。

【請求項33】 第一の細い導線の第一の端部を前記電 気接点の一つに接続する段階をさらに含む、請求項32 10 の方法。

【請求項34】 前記第一の細い導線の第二の端部を前記キャリヤ部材の電気リードの一つに接続する段階をさらに含む、請求項33の方法。

【請求項35】 前記段階(a)の実行前に、接着材料を前記キャリヤ部材の前記主取付表面に適用する段階をさらに含む、請求項32の方法。

【請求項36】 前記段階(b)の実行前に、接着材料を前記半導体チップの前記第一の表面に適用する段階をさらに含む、請求項32の方法。

【請求項37】 前記第一の素子が半導体チップからなる、請求項32の方法。

【請求項38】 前記第一の素子が基板相互接続媒体からなる、請求項32の方法。

【請求項39】 実質的に平行に向かい合った第一及び第二の表面と前記第一の表面に配置された電気接点とを有する第二の素子を、前記第一の素子の前記第一の表面上に施与し、前記第二の素子を前記第二の表面において前記第一の素子により少なくとも部分的に支持させ、前記第二の素子を前記第一の素子の電気接点が露出されるように配置する段階をさらに含む、請求項32の方法。

【請求項40】 第二の細い導線の第一の端部を前記第二の素子の電気接点に接続する段階をさらに含む、請求項39の方法。

【請求項41】 回路アセンブリの製造方法であって、 実質的に平行に向かい合った第一及び第二の表面と前記 第一の表面に配置された電気接点とを有する第一の素子 を、実質的に平行に向かい合った第一及び第二の表面と 前記第一の表面に配置された電気接点とを有する半導体 チップの第一の表面上に施与し、前記第一の素子をその 第二の表面において前記半導体チップの第一の表面によ り少なくとも部分的に支持させ、前記第一の素子を前記 半導体チップの電気接点が露出されるように配置させる ことからなる方法。

【請求項42】 前記半導体チップ及び前記第一の素子を、主取付表面及び複数の電気リードを有するキャリヤ部材上に施与し、前記半導体チップをその第二の表面において前記主取付表面により少なくとも部分的に支持させる段階をさらに含む、請求項41の方法。

[請求項43] 第一の細い導線の第一の端部を前記電50 気接点の一つに接続する段階をさらに含む、請求項42

の方法。

【請求項44】 前記第一の細い導線の第二の端部を前記キャリヤ部材の電気リードの一つに接続する段階をさらに含む、請求項43の方法。

【請求項45】 接着材料を前記半導体チップと前記第 一の素子の間に配置する段階をさらに含む、請求項41 の方法。

【請求項46】 接着材料を前記キャリヤ部材の主取付 表面と前記半導体チップの間に配置する段階をさらに含む、請求項42の方法。

【請求項47】 前記第一の素子が半導体チップからなる、請求項41の方法。

【請求項48】 前記第一の素子が基板相互接続媒体からなる、請求項41の方法。

【請求項49】 実質的に平行に向かい合った第一及び第二の表面と前記第一の表面に配置された電気接点とを有する第二の素子を、前記第一の素子の前記第一の表面上に施与し、前記第二の素子をその第二の表面において前記第一の素子により少なくとも部分的に支持させ、前記第二の素子を前記第一の素子の電気接点が露出される20ように配置させる段階をさらに含む、請求項41の方法。

【請求項50】 第二の細い導線の第一の端部を前記第二の素子の電気接点に接続する段階をさらに含む、請求項49の方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体パッケージング技術に関し、より詳しくは多数の半導体ダイス及び/又は基板を含む半導体パッケージに関するものである。

[0002]

【従来の技術】超大規模集積回路(VLSI)半導体チップ(ダイ)は一般に、半導体パッケージ内に収容されている。通常は、一つの半導体パッケージはただ一つのチップを内臓している。

【0003】半導体パッケージには、三つの在来型式がある。一番目は成形プラスチックパッケージであり、プラスチック本体内に封入されたリードフレームを含んでいる。リードフレームとは、幾つかの電気リードと、チップが載置される主取付表面(又は着座平面)として利用されるダイ装着パッド(DAP)とを有する板金フレーム構造である。チップは直接にDAPに対して、又はDAPに取着された基板に対して結合される。電気リードは、成形プラスチックの内部からプラスチックの外側への電気的伝送路をもたらす。幾つかの一般的な成形プラスチックバッケージのタイプには、プラスチックチップキャリヤ(PCC)、成形デュアルインラインバッケージ(MDIP)、プラスチッククアドフラットバック(PQFP)、スモールアウトラインパッケージ(SSOP)、トランジ 50

スタアウトラインパッケージ (TO)、極小アウトラインパッケージ (VSOP) 及び薄小アウトラインパッケージ (TSOP) がある。

【0004】半導体パッケージの第二の在来型式は、キャピティ(空洞)パッケージである。キャピティバッケージにおいては、チップが載置される主取付表面(又は着座平面)として用いられるキャピティの基部が、中空ハウジング内に含まれる。成形プラスチックパッケージとは異なり、キャピティパッケージ内のチップは空気により取り囲まれている。幾つかの電気リードが、ハウジングの内部からハウジングの外側への電気的伝送路をもたらす。幾つかの一般的なキャピティパッケージのタイプには、セラミックパッケージ、金属キャン、プラスチックパッケージ及びこれらの何らかの組み合わせがある。

【0005】半導体構成の三番目の在来型式は、チップオンボード (COB) アセンブリである。COBにおいては、チップは主取付表面(又は着座平面)として用いられる回路板又は基板に対して直接に結合される。このチップは通常、プラスチック材料で被覆されて保護される。プラスチック材料の内側からプラスチック材料の外側への電気的伝送路をもたらすために、種々の異なるタイプの電気リードが使用される。

[0006] これら三つの在来型式の半導体パッケージは、種々の異なる形状及び大きさを有するものであるが、それらの各々は、幾つかの電気リードとチップが載置される主取付表面(又は着座平面)を含んでなるものである。

【0007】チップと電気リードとの間に電気的接続を 30 作成するために、先の三つの在来型式の各々において用いられている一般的な方法は、ワイヤボンディングである。ワイヤボンディングとは、個々の部品に対して溶着される細い導線によって、個別のパッケージにおいて部品相互間で電気的な相互結線を作成する方法である。従って、細い導線は電気リードに接続された一端と、チップの電気接点に接続された他端を有する。ワイヤボンディングは、チップを相互接続するためのポピュラーな方法である。キャピラリの設計、ワイヤボンディング工程の制御、及び導線の特性の改良により、より微細なピッチでボンディングを行うことが可能になった。

【0008】二つ又はより多くの半導体チップが電気的に相互接続されて、単一の回路アセンブリがもたらされることがしばしばある。パッケージ当たりにチップを一つという枠組みの下では、二つ又はより多くのチップの相互接続には、同じだけの数のパッケージについて必要な十分な物理的空間が要求される。大きさ及び重量を低減させ、またデバイスの挙動を改善するために、二つ又はより多くのチップを単一のパッケージ内に組み合わせようとする幾つかの試みがなされてきた。高密度集積回路パッケージング産業においては、単一のパッケージ内

への二つ又はより多くのチップの組み合わせは、典型的 にはマルチチップモジュール (MCM) 又はマルチチッ プバッケージ(MCP)と呼ばれている。マルチチップ モジュール及びマルチチップパッケージという用語は僅 かに異なる意味合いを有するが、ここでの議論の目的に 関しては、それらは相互に互換的なものとして用いる。 【0009】最も一般的なMCMは、「横並び」MCM である。この形態においては、二つ又はより多くのチッ プは相互に隣接して(又は相互に横並びに)、成形プラ スチックパッケージ、キャビティパッケージ又はCOB 10 は、熱挙動、電気特性及び再加工性の改善がある。他 アセンブリの何れかの主取付表面上に設けられる。チッ プは主取付表面に対して直接に設けることもできるし、 或いはそれ自体が主取付表面に対して直接に設けられて

いる基板材料上に設けることもできる。チップと電気リ

ードとの間での相互接続は、一般にはワイヤボンディン

グを介して行われる。 【0010】しかしながら横並びMCMは、多くの欠点 を有している。成形プラスチックパッケージ又はキャビ ティパッケージの内部においてチップを横並びにレイア ウトすることは、パッケージの面積を最も最適に方法で 20 はない。多くの場合に、チップはただ一つのチップ用に 予め設計された標準的な形状因子内にフィットしなけれ ばならないことから、かかる面積は非常に限られたもの である。チップが適切にレイアウトされていなければ、 かかる面積の制限によって、MCM中に組み込むことの できるチップの数は限定されることになる。さらにま た、最適化されていないチップのレイアウトは、これに 対応して最適化されないワイヤボンディングをもたらす ことになり、導線が交叉し、導線の長さが長くなり、ま た導線と導線の分離が小さくなるといった結果を生ず る。導線が交叉すると一つの導線が別の導線上に輪を描 くことになり、非常に望ましくない。なぜなら成形条件 によっては短絡が生ずる可能性があるからである。同様 に、長い導線長及び小さな導線間間隔は、高速のトラン スファー成形又は高い樹脂粘度の下では、導線が押し流 される危険を大きくする可能性がある。

#### [0011]

【発明が解決しようとする課題】MCMを構築するにつ いての他の試みには、二つ又はより多くのチップを相互 に積み重ね、次いでこのチップの「積層体」をパッケー 40 ジ内に固定するものがある。現在入手可能な積層MCM は、ウェーハ全体を積み重ね、次いで積層されたウェー ハを切断して積層チップとすることにより製造されてい る。従って、特定の積層体にある個々のチップの各々 は、同じ大きさとなっている。

【00】2】現在入手可能な積層MCMの一つの欠点 は、それらが全てメモリデバイスであることである。技 術的に異なるデバイスの混合は、積層形態においては現 在は入手可能でない。現在入手可能な積層MCMの別の 欠点は、それらが固有の特別なパッケージを必要とする 50 法は、主取付表面及び多数の電気リードを有するキャリ

ことである。さらにまた、チップの間で電気的な相互接 続を行うためには、複雑で費用の嵩む方法が用いられ る。現在使用されている相互接続方法は、崩壊制御チッ プ接続 (Controlled Collapse Chip Connection: C 4) 及びテープキャリヤ方式 (TAB) である。

【0013】「フリップチップ」としても知られている 崩壊制御チップ接続(С4)は、チップを表面を下に向 けて接続することを可能にする、チップ表面上の多数の はんだバンブを用いることを含んでいる。利点として 方、一般に認められている欠点としては、正確な位置合 わせ、清掃及び検査の困難性、全ての接点について均一 なはんだ接合高さを得ること、及び長期の熱サイクル寿 命にわたって低い熱膨張係数を有する基板が必要とされ ることがある。さらにまた、C4を用いるためには、全 てのはんだバンプ及び相互接続は、チップの積層の前及 び最中に形成されねばならない。換言すれば、チップが 積層された後には、相互接続を付加することは一切不可 能になる。

【0014】テープキャリヤ方式(TAB)とは、熱圧 着ボンディングによって、ポリマーテープ上にパターン 形成された金属にチップを接合する工程を指している。 基板又はボードに対する続いての装着は、外側のリード を接着することによって実行される。テープキャリヤ方 式(TAB)は、MCMに対しては限定された用途しか 有していなかった。TABは多くの利点を有している が、注文製作のテープについての初期コストの高さ、ポ リイミドテープの湿分敏感性、及び平坦性の問題を回避 するために大きなチップについて単一個所ボンディング 30 に切り換える必要性といったものが、これを広く用いる についての障壁となっている。

【0015】従って、現在入手可能なMCMの欠点を克 服することのできる低コストMCMに対するニーズが存 在している。

#### [0016]

【課題を解決するための手段】本発明は、実質的に平行 に向かい合った第一及び第二の表面と、第一の表面上に 設けられた少なくとも一つの電気接点を有する半導体チ ップを有する回路アセンブリを提供する。実質的に平行 に向かい合った第一及び第二の表面と、これらの表面の 一方に設けられた少なくとも一つの電気接点を有する第 一の素子が半導体チップの第一の表面上に設けられ、且 つその他方の表面でもって少なくとも部分的に支持され ている。この第一の素子は、半導体チップの電気接点が 露出されるように配置される。第一及び第二の端部を有 する細い導線が、その第一の端部が半導体チップの電気 接点又は第一の素子の電気接点の何れかにあるようにし て接続される。

【0017】上記の回路アセンブリを製造するための方

ヤ部材の上に半導体チップを施与する段階を含む。半導体チップはその第二の表面において、主取付表面により少なくとも部分的に支持されねばならない。次いで第一の素子が、半導体チップの第一の表面上に施与される。この第一の素子はその第二の表面において半導体チップにより少なくとも部分的に支持されねばならず、また第一の素子は半導体チップの電気接点が露出されるように配置される。

[0018] 本発明の特徴及び利点のより良い理解は、 らかの他の構造又は構造の組み合わせ、例えば他の素以下の本発明の詳細な説明と、本発明の原理が用いられ 10 子、素子の積層体又は接着剤に対して取着されていることいる例示的実施例を示す添付図面を参照することによ とを意味することを意図したものである。 [0022] キャリヤ部材42は一般には、二つ又はよ

#### [0019]

[0020] 第一の素子24は、半導体チップ又は基板 材料でありうる。第一の素子24が基板材料の場合に は、それは相互接続媒体(後述)として用いられ得る。 この基板材料はセラミック、金属、シリコン、或いはプ ラスチック回路板(PCB)材料であって構わないが、 これらに限定されるものではない。利便性と入手容易性 の故に、多層セラミック(MLC)基板が極めてポピュ ラーである。金属基板は、靱性(MLCに比較して)、 高強度、廉価、及び高熱伝導性といった他の利点をもた らす。銅-アンバー-銅、或いは銅-モリブデン-銅と いうように金属層を適切に組み合わせることにより、薄 いポリマーフィルムと基板との間の熱的な不整合は最小 限にすることができる。幾つかの典型的なベースメタル としては、アルミニウム、銅、銅/モリブデン、銅/タ ングステン、アンバー、及びコバールなどがある。銅は 40 その高い熱伝導性の故に、傑出したベースメタルの一つ であり、熱応力を最小にする傾向がある。シリコン基板 は集積回路(IC)製造技術を容易に適用でき、能動及 び受動デバイスを両方とも組み込める可能性があり、基 板に取着される他のシリコンJCと良好な熱的整合性を 有し、誘電層がポリイミド又はSiO,という、両方と もIC製造において標準的な誘電体でよいといった利点 を有している。他方、シリコン基板の主たる欠点は、そ れらが髙価であり、大きさがウェーハ寸法に限定され、 またシリコンは金属基板よりも熱伝導性が低いといった 50 る。

ことである。

 $\{0\ 0\ 2\ 1\}$  半導体チップ22はキャリヤ部材42上に設けられ、このキャリヤ部材42の主取付表面(又は着座平面)40により少なくとも部分的に支持される。

「キャリヤ部材42上に設けられ」ているという言い回しは、特定の素子(この場合にはチップ22)がキャリヤ部材42に対して直接に取着され、或いは特定の素子がキャリヤ部材42にそれ自体直接に取着されている何らかの他の構造又は構造の組み合わせ、例えば他の素子、素子の積層体又は接着剤に対して取着されていることを意味することを意図したものである。

[0022] キャリヤ部材42は一般には、二つ又はより多くの電気リード44及び46を含む。図1に示した実施例では、キャリヤ部材42はリードフレームであり、主取付表面40はリードフレーム42上のダイ装着パッド(DAP)である。電気リード44及び46は、リードフレーム42のリードである。リードフレーム42は、在来の成形プラスチックデュアルインラインパッケージ(DIP)26の成形組成物25内に収容されている。

[0023]本発明の一つの利点は、前述した三つの在来型式の半導体パッケージ、即ち成形プラスチックパッケージ、キャビティパッケージ、及びチップオンボード (COB)アセンブリの何れであっても、積層された素子24及びチップ22を収容するために用いることができるということである。さらにまた、主取付表面と電気リードを有する他の如何なるパッケージもまた、積層体を収容するために用いることができる。在来のパッケージを用いることはコストを低減させ、マルチチップモジュールを既存の電気的システムにおいて即座に、システムの修正を殆ど又は全く伴わずに使用することを可能にする。従って、図1においてはDIPが示されているが、本発明の積層されたマルチチップモジュールは事実上如何なる半導体パッケージにも収容することができることが理解されねばならない。

[0024] 半導体チップ22は、接着剤48によって主取付表面40に設けることもできる。この接着剤48は、エポキシ接着剤、軟質はんだ、或いはチップを基板に設けるために適当な他の何らかの接着剤である。接着剤48は、電気的に伝導性でも非伝導性でもよい。伝導性は、糊剤中に取り込まれる充填材の種類によって調節される。例えば金属充填材は良好な電気的及び熱的散逸をもたらすが、熱分解法シリカ又はダイヤモンドのような無機充填材は主として熱挙動を増大する。セラミックバッケージについて特に良好に作用する接着剤の例は、カリフォルニア州サンタアナのStaystik社により製造されている部材番号11のStaystikである。プラスチックバッケージ用に高い熱伝導性を有する窒化アルミニウムを含む接着剤の例は、部材番号282のStaystikであ

12

【0025】第一の素子24もまた、キャリヤ部材42 に対して設けられる。この第一の素子24は、それが第 この表面34において、チップ22の第一の表面30に より少なくとも部分的に支持されるように設けられる。 さらにまた、第一の素子24は、チップ22の電気接点 32が露出され、それに対して電気的接続を行うべくア クセス可能なように配置される。図1に示された第一の 素子24はチップ22によって完全に支持されている が、第二の素子がチップ22と共に第一の素子24を部 分的に支持するような、本発明の他の実施例(後述)が 10 ある。

[0026] 第一の素子24は、チップ22の第一の表 面30に対して塗布された接着剤50と、第一の素子2 4の第二の表面34によって、キャリヤ部材42へと設 けられる。接着剤50もまた、伝導性又は非伝導性の接 着剤でよい。前述したStays(ik社の接着剤が、この場合 にも特に良好である。

[0027] チップ22の電気接点32及び58と、第 一の素子24の電気接点38及び54と、電気リード4 4及び46との間に電気的相互接続を作成するために、 ワイヤボンディングが用いられる。ワイヤボンディング は積層体におけるチップ及びその他の素子の間で電気的 な相互接続を作成するために用いられるのであるから、 チップ及びその他の素子は、チップ及び/又は他の素子 の何れかの電気接点の少なくとも一つが露出され、それ に対して細い導線で接続を行うべくアクセス可能である ような仕方で積み重ねられ、配置されねばならない。図 1に示すように、第一の素子24はチップ24よりも小 さく、従って第一の素子24がチップ22の中央に積み 重ねられれば、チップ22の電気接点32及び58が露 30 出される。しかしながら、第一の素子24はチップ22 よりも小さくなければならない訳ではない。電気接点3 2又は58の少なくとも一つが露出され、それに対して 細い導線で接続を行うべくアクセス可能であるような仕 方でもって第一の素子24がチップ22上に配置される ならば、第一の素子24はチップ22と同じ大きさ、或 いはより大きくあってさえ構わない。後述するように、 チップ22の電気接点の少なくとも一つを露出する孔又 はスロットを、第一の素子24を貫通して設けることさ えできる。

【0028】ワイヤボンディング法を用いて作成される 特定の相互接続は、マルチチップモジュール20が使用 される特定の用途に依存して変化する。例えば、第一の 素子24の電気接点38は、接点38をリード46へと 直接に接続する細い導線52により、電気リード46と 雷気的に連結される。電気接点はまた、ワイヤボンディ ングを用いてリードへと間接的に連結されることもでき る。例えば電気接点54は、接点54を接点58へと接 続する細い導線56と、次いで接点58をリード44へ と接続している別の細い導線60によって、リード44 50 なレイアウトを用いることにより、導線の交叉なしで、

へと連結され得る。

【0029】図2は相互接続媒体としての、即ち種々の 長距離相互接続及び配線経路指定が行われる表面として の、第一の素子24の使用を図示している。ある素子が 相互接続媒体として用いられる場合、それは前述した基 板材料の一つから形成される。長距離相互接続の例は、 電気接点62をリード64に連結するために電気的「ス トリップ」接点68を用いることである。即ち、細い導 線66が、接点62をストリップ接点68の一端に接続 するために用いられている。別の細い導線70は、スト リップ接点68の他端をリード64に接続するために用 いられている。かくして第一の素子24が相互接続媒体 として用いられた場合、それは回路アセンブリ20の片 側から他の側へと電気信号を伝送するために、プリント 回路板に類似した長いストリップ接点を含み得るもので ある。この場合にも、形成される特定の相互接続は、マ ルチチップモジュール20が使用される特定の用途に依 存して変化される。さらにまた、図2は第一の素子24 を相互接続媒体として用いることを示しているが、第一 の素子24は代替的に半導体チップであることも可能な ことを理解すべきであり、その場合には一つのチップか ら他への同様の相互接続が形成される。

【0030】本発明の積層構造は、三次元的な拡張及び レイアウトが(横並びレイアウトに対して)MCMの密 度を大きく増大可能であることを示している。同じ大き さの空間について、より多数のチップを積層MCMに収 容することができ、これはMCMの挙動、出力、及び融 通性を増大させることになる。ポンディングパッドが露 出されアクセス可能となるように、チップ又は基板は積 層順序に従って漸次より小さくなるようにすることがで<br /> きる。しかしながら、漸次小さくなる寸法取りは、前述 したように必要な訳ではない。

【0031】三次元での利用を最適化するために、積層 構造の異なるバリエーションを実施することができる。 チップは相互に上に載置することができ、各々を他に対 して、一番上のチップの形状に適合する非伝導性チップ 装着又は熱可塑性テープの何れかにより取着することが できる。一つの積層体中に含めることのできるチップの 数は、セラミックパッケージ内のキャピティの高さ、又 40 は成形プラスチックパッケージの厚みによって制限され

【0032】基板をチップと共に積層して、チップの間 での相互接続媒体及び配線経路指定手段をもたらし、長 いワイヤボンディング長を排除することができる。別の チップの上に載置される基板は、チップ表面全体を覆う 必要はない。それはまた、基板と横並びに配置された別 のチップに対する配線経路指定のための中間手段として 用いることもできる。

【0033】チップ又はチップ/基板組み合わせの適切

14

また導線と導線の間の間隔を受容可能レベルとして、ワイヤボンディングを選成することができる。さらにまた、積み重ねられたチップは、標準的なアセンブリ仕様に合致するワイヤボンディング長を有する形態をもたらすことができる。短いワイヤボンディング長を維持することは、MCMの成形に際して導線が押し流される可能性を最小限のものとする。

【0034】図1及び2に示した本発明の実施例は、二 つの素子、即ちチップ22とチップ又は基板24のみを 有する積層MCMを図示している。しかしながら、積層 10 可能な素子の数には制限はない。本発明は、積層体中の 少なくとも一つの素子が少なくとも一つの他の素子をチ ップ上に有している半導体チップであり、また少なくと も一つの素子の少なくとも一つの電気接点が露出してそ れに対してワイヤボンディング接続を行うようアクセス 可能とされる仕方で素子が積層されている、如何なる数 の素子の積み重ねをも含むものである。積層体中の素子 の幾つかは、少なくとも一つの素子の少なくとも一つの 電気接点が露出してそれに対してワイヤボンディング接 続を行うようアクセス可能とされる仕方で素子が積層さ 20 れることを条件として、崩壊制御チップ接続(C4)、 即ち「フリップチップ」接続を用いて相互接続可能であ ることに注目すべきである。

【0035】図3は、三つの積層素子を有する本発明の 別の実施例を図示している。マルチチップモジュール7 2は、キャリヤ部材82の主取付表面80に設けられた 三つの素子74、76及び78を含んでいる。素子7 4,76及び78の各々は、平坦な向かい合った表面を 有し、素子74又は76の少なくとも一方が半導体チッ プであることを条件として、半導体チップ又は基板材料 30 の何れかである。第一の素子74は接着剤84により主 取付表面80に設けられ、第二の素子76は接着剤86 により第一の素子74に設けられ、第三の素子78は接 着剤88により第二の素子76に設けられている。第三 の素子78は第二の素子76により少なくとも部分的に 支持されねばならず、第二の素子76は第一の素子74 により少なくとも部分的に支持されねばならない。さら にまた、第二の素子76は、第一の素子74の電気接点 94及び100が露出され、細い導線をそれに対して結 線すべくアクセス可能なように配置されねばならない。 同様に、第三の素子78は、第二の素子76の電気接点 96及び102が露出され、細い導線をそれに対して結 線すべくアクセス可能なように配置される。素子76及 び78は大きさが漸次より小さくなっているが、下側の 素子の電気接点の少なくとも一つが露出されるように素 子が配置されるならば、このことは必要ではない。

[0036] 接点94,96,98,100、102及 めに露出されるように配置されている。素子172,1 び104の何れか又は全てを電気リード106及び10 74,176及び178の各々をキャリヤ部材184に8の一方又は双方に対して電気的に連結するために、ワ 対して設けるために、接着剤186、188及び190イヤボンディングが用いられる。図3に示すように、細 50 が用いられている。この場合にも、キャリヤ部材184

い導線110,112及び114が接点94,96及び98をリード108に連結しており、また細い導線116,118及び120が接点100,102及び104をリード106に連結している。

【0037】キャリヤ部材82は、前述した三つの在来 型式の半導体バッケージの何れでもよい。例えば図4に 示されたマルチチップモジュール122は、主取付表面 134の片側においてのみ電気リード132を有するキ ャリヤ部材130上に設けられた三つの素子124,1 26及び128を含んでいる。図5に示したマルチチッ ブモジュール144は、キャリヤ部材152上に設けら れた三つの素子146、148及び150を含んでい る。キャリヤ部材152は、主取付表面154の下側に 直接に設けられた電気リード(図示せず)を有する、セ ラミックパッケージ又は金属キャンの何れかである。図 6は、キャリヤ部材166の主取付表面164上に設け られた三つの素子158、160及び162を有するマ ルチチップモジュール156の平面図である。キャリヤ 部材166は、キャリヤ部材166四つの辺の全てに電 気リード168を含む。

【0038】三つの素子の何らかの組み合わせは、一番上の素子が唯一のチップであるのでなければ、半導体チップ及び/又は基板材料であってよい。この場合にも、チップ又は基板、並びに作成される特定のワイヤボンディング相互接続の選択は、マルチチップモジュールが使用される特定の用途に依存している。図7はキャリヤ部材142上に設けられた三つの素子136、138及び140を有するマルチチップモジュール135を図示している。第一及び第三の素子136及び140は半導体チップであり、第二の素子138は基板材料である。

【0039】図8は、本発明によるマルチチップモジュ ール170の別の実施例を図示している。キャリヤ部材 184の主取付表面182上には、四つの素子172, 174, 176及び178が設けられている。素子17 2, 174, 176及び178の各々は平坦な向かい合 った表面を有し、素子172,174又は176の少な くとも一つがチップであることを条件として、半導体チ ップ又は基板材料の何れかである。第二及び第三の素子 174及び176は両方とも、第一の素子172により 支持されている。第四の素子178は第二の素子174 により部分的に支持され、また第三の素子176により 部分的に支持されている。さらにまた、素子174及び 176は、素子172の電気接点の少なくとも一つがワ イヤボンディングのために露出されるように配置されて おり、また素子178は素子174又は176の何れか の少なくとも一つの電気接点がワイヤボンディングのた めに露出されるように配置されている。素子172,1 74、176及び178の各々をキャリヤ部材184に 対して設けるために、接着剤186、188及び190

は在来型式の半導体パッケージの何れのタイプのキャリ ヤでも構わない。図9は図8に示したのと基本的に同じ 実施例を図示しているが、キャリヤ部材192がセラミ ックパッケージ又は金属キャンにおいて見い出されるタ イプのものである点が異なっている。

【0040】図10は、本発明によるマルチチップモジ ュール193の別の実施例を図示している。キャリヤ部 材204の主取付表面202上には、四つの素子19 4, 196, 198及び200が設けられている。素子 194, 196, 198及び200の各々は、平坦な向 10 かい合った表面を有している。素子194及び198は 半導体チップであり、素子196及び200の各々は半 導体チップ又は基板材料の何れかである。これら四つの 素子194, 196, 198及び200は、二つの個別 の積層体206及び208に配置されている。第一の積 層体206は主取付表面202上に設けられた第一の素 子194を含み、第二の素子196は第一の素子194 により少なくとも部分的に支持されている。第二の積層 体208は主取付表面202上に設けられた第三の素子 198を含み、第四の素子200は第三の素子198に 20 より少なくとも部分的に支持されている。

【0041】図11は、本発明によるマルチチップモジ ュール210の別の実施例を図示している。三つの素子 212, 214及び216が、キャリヤ部材220の主 取付表面218上に設けられている。素子212,21 4及び216の各々は平坦な向かい合った表面を有し、 素子214又は216の少なくとも一方がチップである ことを条件として、半導体チップ又は基板材料の何れで あってもよい。第一の素子212は主取付表面218上 に設けられ、第二の素子214は第一の素子212によ 30 り少なくとも部分的に支持され、第三の素子216は第 二の素子214により少なくとも部分的に支持されてい る。マルチチップモジュール210と上述した他の実施 例との間の主な相違は、第二の素子214が、第一の表 面226から第二の表面228へと第二の素子214を 貫通して延びる孔(又はスロット)222及び224を 有していることである。

【0042】孔222及び224の目的は、細い導線の 結線を行うために、素子212の電気接点236及び2 れば、素子214は、電気接点236及び242が孔2 22及び224を介して露出され、アクセス可能となる 仕方で配置されている。電気接点236及び242を露 出するために孔222及び224を用いることにより、 素子214が素子212よりも大きい場合でさえも、素 子216. 214及び212の間にワイヤボンディング による相互接続を作成することが可能となる。例えば、 細い導線230は電気接点234から孔224を通じて 延伸し、電気接点236との接続を行う。別の例とし て、細い導線238は電気接点240から孔222を通 50 接着剤48上に施与される。

って延び、電気接点242との接続を行う。かくして、 第二の素子214が第一の素子212よりも大きく、第 二の索子214によって完全に覆われてしまう場合であ っても、孔222及び224は第一の素子212と第三 の素子216との間で細い導線を介して直接的な電気的 接続を行うことを可能にする。

16

【0043】第二の素子214が第一の素子212より も大きくなる理由の一つは、第一の表面226が第一及 び第二の素子212及び214の間で多くの相互接続を 行うための大量の回路を収容することを可能にすること がある。通常、第二の素子214は相互接続媒体として 用いるための基板材料である。しかしながら、第二の素 子214は回路のない部分においてチップのある個所に 孔を有する半導体チップであることもできる。

【0044】図12は、孔又はスロット244が平行に 向かい合った表面を有する素子246を貫通して形成さ れる一つの形態を図示している。この孔244は、所望 とするどのような大きさ又は形状であってもよい。例え ば、孔244は小さな円形孔、長い矩形孔、正方形孔そ の他でありうる。

【0045】図13は、第一の素子248と第三の素子 252の間に挟み込まれた第二の素子250を示してい る。孔又はスロットを用いる代わりに、第二の素子25 0は切除部分254を有し、これは細い導線256が第 三の素子252から第一の素子248へと延びることを 可能にする。かくして、素子の何れか一つに設けられる 切除部分は、孔又はスロットと同様の目的に役立つこと になる。

【0046】図14は、キャリヤ部材268の主取付表 面266上に設けられた三つの素子260,262及び 264を有するマルチチップモジュール258を示して いる。第二の素子262は、孔270及び272を含ん でいる。キャリヤ部材268は、セラミックパッケージ 又は金属キャンについて見い出される型式のものであ る。図15は、キャリヤ部材284の主取付表面282 上に設けられた三つの素子276,278及び280を 有するマルチチップモジュール274の平面図である。 キャリヤ部材284は、主取付表面282の四つの辺の 全てに電気リード286を有する型式のものである。第 42を露出してアクセス可能にすることである。換言す 40 二の素子278は、それを貫通して延びる四つのスロッ ト288, 290, 292及び294を含み、第一の素 子276の電気接点が露出されている。これにより細い 導線296が、スロット292を通って第三の素子28 0から第一の素子276へと延びることが可能になる。 【0047】図1に戻ると、マルチチップモジュール2 0を製造するための方法は、キャリヤ部材42の主取付 表面40上に接着剤48又は軟質はんだを適用すること から始まる。次いで半導体チップ22が、約(平方イン チ当たり8-10ポンド(psi))の圧力でもって、

[0048] 次の段階は、チップ22の第一の表面30 上へと接着剤50即ちエポキシを適用することである。 第一の素子24が次いで、約(3-5psì)の圧力で もって接着剤50上へと施与される。第一の素子24は チップ22により少なくとも部分的に支持されていなけ ればならず、さらにまた、第一の素子24はチップ22 の電気接点の少なくとも一つが露出され、それに対して ワイヤボンディング結線を行うべくアクセス可能となる ように配置されねばならない。第一の素子24は、半導 体チップ又は基板材料でよい。

[0049] 第二の素子が所望とされる場合には、第一 の素子24の第一の表面36に対して接着剤又はエポキ シが塗布され、第二の素子がこの第一の表面36上へと 施与される。さらなる素子が所望とされる場合には、最 後に施与された素子の表面上へと接着剤又はエポキシを **塗布し、次いで別の素子をこの最後の素子上へと施与す** るという同一の工程が実行される。

【0050】所望とするだけの数の素子がキャリヤ部材 42上に設けられた後、素子にある電気接点、例えば接 点32、38、54及び58と、キャリヤ部材42上の 20 電気リード、例えばリード44及び46が、ワイヤボン ディングにより結線される。

【0051】ワイヤボンディングが完了した後、キャリ ヤ部材42は半導体パッケージ26内に封入される。こ の工程は通常、チップ22及び第一の素子24が成形組 成物25で完全に覆われ、リード44及び46だけが露 出されるようにして、成形組成物25をキャリヤ部材4 2の周りに形成することを包含している。半導体パッケ ージ26はDIPであるが、どのような在来の半導体パ ッケージも使用可能であることが理解されねばならな

【0052】マルチチップモジュール20を製造するた めの代替的な方法は、チップ222と第一の素子24の 積層体を予めアセンブルしておくことから始まり、次い でこの予めアセンブルされた積層体は、キャリヤ部材 4 2上に設けられる。換言すれば、それが二つ、三つ、四 つ或いはその他幾つであろうと、所望とする数の素子が 最初に積み重ねられ、接着剤で接合される。この積層体 が次いで、主取付表面40上に設けられる。ワイヤボン ディングによる相互接続が行われた後、この回路アセン 40 子の等測図である。 ブリは半導体パッケージ内に封入される。この代替的な 方法は、個別のチップの各々がキャリヤ部材上に対して 一回に一つ宛設けられるのではなしに、全てのチップが キャリヤ部材上に一回の工程で設けられるという利点を 有している。

【0053】本発明の実施に当たっては、本明細書に記 載した本発明の実施例の種々の設計変更を行い得ること が理解されねばならない。特許請求の範囲は本発明の範 囲を画定することを意図するものであり、請求項の範囲 内の構造及び方法、並びにそれらの均等物がそれによっ 50 20,72,122,135,144,156,17

てカバーされるものである。

[0054]

【発明の効果】以上の如く本発明によれば、積層形態に より得られるマルチチップモジュールが提供される。積 層体中の素子は同一である必要はなく、従って従来のM CMのように全てがメモリデバイスである必要はない。 また積層体中の素子の間で電気的な相互接続を行うため に、複雑で費用の嵩む方法を用いる必要はなく、通常の ワイヤボンディングで事足りる。また積層の後に相互接 10 続を付加することも可能であり、現在入手可能なMCM の欠点を克服することのできる新規な低コストMCMが 提供されるものである

18

【図面の簡単な説明】

【図1】本発明によるマルチチップモジュールの断面図 である。

【図2】図1のマルチチップモジュールの平面図であ る。

【図3】三つの素子を有する本発明によるマルチチップ モジュールの実施例の断面図である。

【図4】三つの素子を有する本発明によるマルチチップ モジュールの第一の別の実施例の断面図である。

【図5】三つの素子を有する本発明によるマルチチップ モジュールの第二の別の実施例の断面図である。

【図6】三つの素子を有する本発明によるマルチチップ モジュールの第三の別の実施例の平面図である。

【図7】三つの素子を有する本発明によるマルチチップ モジュールの第四の別の実施例の断面図である。

【図8】四つの素子を有する本発明によるマルチチップ モジュールの実施例の断面図である。

【図9】四つの素子を有する本発明によるマルチチップ 30 モジュールの第一の別の実施例の断面図である。

【図10】四つの素子を有する本発明によるマルチチッ プモジュールの第二の別の実施例の断面図である。

【図11】三つの素子を有し、素子の一つが少なくとも 一つの貫通する孔又はスロットを有する、本発明による マルチチップモジュールの実施例の断面図である。

【図12】貫通する孔又はスロットを有する素子の等測 図である。

【図13】素子の一つが切除部分を有している三つの素

【図14】三つの素子を有し、素子の一つが少なくとも 一つの貫通する孔又はスロットを有する、本発明による マルチチップモジュールの第一の別の実施例の断面図で ある。

【図15】三つの素子を有し、素子の一つが少なくとも 一つの貫通する孔又はスロットを有する、本発明による マルチチップモジュールの第二の別の実施例の平面図で ある。

【符号の説明】

E

0, 193, 210, 258, 274 マルチチップモ ジュール

22 半導体チップ

24 第一の素子

26 成形プラスチックデュアルインラインパッケージ (DIP)

28 (半導体チップの)第二の表面

30 (半導体チップの)第一の表面

32 (半導体チップの) 電気接点

34 (第一の素子の) 第二の表面

36 (第一の素子の)第一の表面

38 (第一の索子の) 電気接点

40, 80, 134, 154, 182, 202, 21

8, 266, 282 主取付表面 (着座平面)

42, 82, 130, 142, 152, 166, 18

4, 192, 204, 220, 268, 284 +vJ

ヤ部材(リードフレーム)

44, 46, 106, 108, 132, 168, 286

電気リード

52, 56, 60, 66, 70, 110, 112, 11

4, 116, 118, 120, 230, 232, 23

8, 256, 296 導線

74, 124, 136, 146, 158, 172, 19

4, 212, 248, 276 第一の素子

76, 126, 138, 148, 160, 174, 19

6,214,250,278 第二の素子

78, 128, 140, 150, 162, 176, 19

10 8, 216, 252, 280 第三の素子

178,200 第四の素子

84, 86, 88, 186, 188, 190 接着剤

94, 96, 98, 100, 102, 104, 236,

240,242 電気接点

226 (第二の素子の)第一の表面

228 (第二の素子の) 第二の表面


222, 224, 244, 288, 290, 292, 2


94 孔 (スロット) 254 切除部分

11]


【図1】

【図2】








[図4]




[図5]









[図6]




【図9】




[図10]




[図11]



[図14]



[図15]




【手続補正書】 【提出日】平成5年7月5日 【手続補正1】 【補正対象書類名】図面


【図1】

【補正対象項目名】全図 【補正方法】変更 【補正内容】

[図2]





[図3]




[図4]

<u>122</u>






150



【図15】



#### フロントページの続き

(72)発明者 ベンーチェン・リン アメリカ合衆国カリフォルニア州95014ク バーティノ, ジャニス・アヴェニュー・ 22310 (72)発明者 ルー・ティ・ンギュイエン アメリカ合衆国カリフォルニア州95131サ ン・ホセ,プリアクリーク・コート・1298